⑩ 日本 国 特 許 庁(JP)

⑩ 特許出願公開

平3-71337 ② 公 開 特 許 公 報(A)

@Int. C1. 5

識別記号

庁内整理番号

砂公開 平成3年(1991)3月27日

G 06 F 9/355

G 06 F 9/36 7361-5B

3 2 0

審査請求 未請求 請求項の数 2 (全9頁)

60発明の名称 マイクロプロセツサ回路

> 願 平2-196445 ②)特

願 平2(1990)7月26日 223出

優先権主張

@1989年8月4日@米国(US) 30389,749

アメリカ合衆国 94538 カリフオルニア州・フレモン ⑩発 明 者 アシシ・デイクシツト

ト・チャペル・ウエイ ナンバ 214・40425

勿出 顧 人 インテル・コーポレー ション

アメリカ合衆国 95051 カリフオルニア州・サンタクラ

ラ・パウワース アヴェニュウ・3065

弁理士 山川 政樹 外3名 の代 理 人

珥

1. 発明の名称

マイクロプロセツサ回路

2. 特許請求の範囲

(1) 契行クロック周期ごとに1 つのアドレスを 形成するマイクロブロセツサ回路において、3入 力加算器と、2入力加算器と、第1のクロック周 期の間に仮想アドレスの要素を第1及び第2の加 算器に供給する手段と、第1のクロック周期の間 にセグメント基底アドレスを第1の加算器に供給 する手段と、第2のクロック周期の間に第1及び 第2の加算器により発生されたアドレスの種類を 確定する手段と、第2のクロック周期の間に第1 及び第2の回路に出力アドレスを発生させる手段 とを具備するマイクロブロセツサ回路。

(2) 実行クロック周期ごとに1つのアドレスを 形成するマイクロプロセッサ回路において、変位、 相対基底アドレス及びインデックスを表わす信号 を供給する手段と;変位、相対基底アドレス及び インデックスを扱わす信号を組合せて、実効アド

レスを形成する手段と、セグメント基底アドレス を表わす信号を供給する手段と;変位、相対ペー スアドレス、インデ*ックス及びセクメント基底*ア ドレスを表わす信号を組合せて、線形アドレスを 形成する手段とを具備するマイクロブロセツサ回 ¥1.

3. 発明の詳細な説明

[産業上の利用分野]

本発明はコンピユーメシステムに関し、特に、 コンピュータシステム内部において高いクロック レートでアドレスを発生するための構成に関する。

[従来の技術及び発明が解決しようとする問題 Æ)

カリフォルニア州サンタクララにある Intel Corporation が製造している 80386 マイク ロプロセツサは、16メガヘルツ以上のシステム **シロック速度で動作することができると共に、4 ポガパイトの物理メモリと、64テラパイトの仮** 根メモリという非常に大きなアドレスペースをア ドレツシングすることができる 3 2 ピツトマイク ロプロセツサである。このマイクロプロセツサは、
Intel がパーソナルコンピュータ用に設計した
シリーズのマイクロプロセツサに使用されている
従来のプロセツサと比較して、非常な高速で動作
し且つきわめて大量の情報を処理することができる。

Intel 80386マイクロプロセツサは大きな成果をあげたが、その動作速度と情報処理能力を増すことは依然として要望されている。従つで、とのマイクロプロセツサが動作する速度を改善されている。たとたは、Intel 80386マイクロプロセンサによっとするはみは継続してなされている。たとれては、メモリのアクセスを要求する1つのクタでドレスの発生は、実行段階で少なくとも2つのクを解する。そのため、メモリを1度アクタカの命令、すなわち、動作中にメモリを1度アクセスすることを要求する命令は、処理のために2つのシステムクロック周期を使用しなければなら

とを具備するものによつて達成される。

本発明のとれらの目的と特徴並びにその他の目的と特徴は、続付の図面と関連させながら以下の説明を読むことにより明白になるであろう。尚、いくつかの図を通して、同じ図中符号は同じ要素を指示している。

〔 袰記法及び用語〕

以下の詳細な説明の中には、コンピュータメモリにおけるデータピットの操作をアルゴリズム及び記号表示によつて表わしている部分がある。そのようなアルゴリズムによる説明や表示は、データ処理技術の分野に動選した人がその作業の内容を他の当業者に最も有効に伝達するために利用する手段である。

とこでは、また、一般的にも、アルゴリズムは 所望の1つの結果に至る首尾一貫した一連のステ ップであると理解されている。ステップは、物理 的な量の物理的操作を必要とするステップである。 通常、それらの量は配像、転送、組合せ、比較及 びその他の方法による操作が可能である電気的信 はいというこの条件は、Intel 80386 マイクロプロセッサの動作を落しく選くしていた。

[問題点を解決するための手段]

従つて、本発明の目的は、コンピュータシステム、特にマイクロブロセッサの動作をスピードアップすることである。

本発明の別の目的は、コンピュータシステムに 遊づくマイクロプロセッサにおいてアドレスを発 生するために必要とされる時間を短縮することで ある。

本発明の上記の目的及びその他の目的は、実行
クロック周期ごとに1つのアドレスを形成するマイクロプロセッサ回路であつて、3入力加算器と、第1のクロック周期の間に仮想
アドレスの構成要素を第1及び第2の加算器に供給する手段と、第1のクロック周期の間に大く
ント基底アドレスを第1の加算器に供給する手段と、第2のクロック周期の間に加算器により発生
されたアドレスの種類を確定する手段と、第2の
クロック周期の間に出力アドレスを発生する手段

号又は磁気的信号の形態をとるが、必ずしもそうである必要はない。主として一般に共通する用語であるという理由により、時によつでは、それらの信号をピット、値、要素、記号、文字、項、数などと呼ぶと便利であるととがわかつている。ただし、これらの用語及びそれに類する用語は、全て、適切な物理的な量と関連させるべきものであって、そのような量に便宜上付されたラベルであるにすぎないというととを忘れてはならない。

さらに、実行される知的な動作と一般に関連している加算又は比較などの用語で呼ぶことが多いが、ここで説明するような、本発明の一部を成す動作のどれをとつても、そのようなオペレータの能力は、多くの場合、不要であるか又は違ましくない。 すなわち、動作は機械の動作である。 本発明の動作を実行するのに有用な機械には、汎用デジタルコンピュータ又はその他の同様な装置がある。いずれの場合にも、コンピュータを動作させる。いずれの場合にも、コンピュータを動作さどる。 いずれの場合にも、 コンピュータを動作さど る この方法動作と、 計算それ自体の方法との区別に質定すべきである。 本発明は、 電気的位号又は

その他の(たとえば、機械的、化学的)物理的信号を処理して、別の所望の物理的信号を発生させるときにコンピュータを動作させる装置及び方法 ステップに関する。

〔実施例〕

Intel の 80386マイクロプロセッサは、メモリのセグメンテーションアドレッシングと、要求時ページングによるアドレッシングの双方が可能であるように経成されたメモリ管理システムを利用する。とのような経成には数多くの利点がある。

セクメンテーションアドレッシングを使用した 場合、1つのブログラムの複数の論理上関連する 部分は、ランダムアクセスメモリにかいて、ラン ダムアクセスメモリのその特定のセグメントの開 始アドレス、すなわち基底アドレスから始まり、 そのセグメントの経端まで膜次連続するようにま とめられる。そのようなセグメントはランダムア クセスメモリで利用できる任意の長さを有してい て良い。との膜次情報タループ化により、プログ

る。

Intel 80386 マイクロプロセッサで実現さ れる要求時ページアドレッシング方式は、動場メ モリをページと呼ばれる同じ大きさの複数の部分 に分割する。 各ページは 4 キロバイト分の記憶容 量を有する。 二次メモリからランダムアクセスメ モリ(RAM)へ情報が転送されるとき、ページサ イズの1つの部分がランダムアクセスメモリ内の 1つの物理メモリプロックへ転送される。 アロセ スのためにさらに多くの情報が必要であれば、そ の追加情報もランダムアクセスメモリの他のペー シサイズ部分へ転送される。 ランダムアクセスメ モリの物理ページにある情報には、中央処理装置 (CPV) により仮想アドレスが割当てられる。C PU は、仮想アドレスと物理アドレスとを関連づ けるページテーブルを作成する。仮想アドレスは、 該当する情報をアクセスすることが必要になつた ときに、ページテーブル変換プロセスを使用して、 その情報の物理アドレスに変換される。

要求時ページアドレッシングシステムでは、特

ラマーは、プログラムを、全てが同じ特性を有している複数の論理部分に分割することが可能になる。たとえば、プログラムを、「読取り専用」と指定される複数の命令を含む1つのセグメントと、変更されるべきではなく、同様に「読取り専用」と指定されるデータを含む別のセグメントと、「読取り」と「書込み」の双方とも指定され、特定の所益の特性を選択された各セグメントと関連づけるさらに別のセグメントとに分割しても良い。

セグメンテーションアドレッシングは、それぞれ個々のセグメントに、そのセグメントの全ての部分が同じように処理されるように特定の制御とアクセス限界を与え且つその他の方法による指定を与えることができるという点で有用である。これは、各セグメントと関連する記述子の利用によって可能である。記述子は、セグメントの基底アドレスと、ランダムアクセスメモリにかいてセグメントが到渡しても良い限界と、アクセス及び制御の制限と、セグメントが先に書込まれているか否かを表わす情報とを含む64ビットの情報であ

足の1つのブロセス又はアブリケーションと関連するページをメモリ内で互いに物理的に関連づける必要はないので、メモリをより経済的に利用するととができる。 さらに、ランダムアクセスメモリ内部に物理メモリが存在していないにもかかわらず、仮想アドレスによつで大量のメモリをアドレツシングできる。ただ、二次メモリをアクセスし、その情報をページマツブテーブルの変換プロセスを経てランダムアクセスメモリに導入するだけで良い。

セグメンテーションアドレツシングと、要求時ページアドレツシンクのいずれか一方を使用するにせよ、Intel 80388マイクロプロセツサで何れかの情報をアドレスするためには、まず、蘇形アドレスを発生させなければならない。この蘇形アドレスは、セグメンテーションアドレツシングのみがイネーブルされたときに、ランダムアクセスメモリから情報を取出すためにメモリ管理装置のセグメンテーション装置により使用される物理アドレスである。Intel

80386 マイタロブロセッサのセグメンテーションアドレッシングとページアドレッシングの2つの動作モードがイネーブルされたときには、この 線形アドレスはページマップテーブルへ転送され、そこで、変換プロセスを経て、メモリ(二次メモリのランダムアクセス)中の特定のページの物理アドレスが取出される。いずれの場合にも、開始アドレスとして線形アドレスを発生しなければたちない。

Intel 80386 マイクロブロセツサにおいては、1つのプロセスにより指定される何れかの特定のセグメントの始まりを指定する基底アドレスを含むいくつかの部分から終形アドレスが発生される。以下、との基底アドレスを「セグメント基底アドレス」という。アクセスすべき情報の特定のアドレスを得るために、とのセグメント基底アドレスにオフセントが追加される。このオフセント(「実効アドレス」又は仮想アドレスと呼ばれる)は、いくつかの構成要素から成ると考えられる。それらの構成要素のうち第1のものも基底ア

世だけ移動することが望まれる飛越し命令の場合 に有用である。

実効アドレスは、システムのセグメンテーション装置の制御の下に、相対基底と、インデッタスと、利用可能になつた変位とを互いに加算することにより発生される。次に、実効アドレスをモグメント基底アドレスに加算することにより、を発生する。Intel 80386 マイクロプロセッサにおいて、これを実現するを用け、実行設備の間に最小限で2のクロック周期に対象である。本発明は、実行設備で認形アドレスを発生する。本発明は、実行設備で認形アドレスを発生するために必要にある時間を20クロック周期に短縮し、従っての場別から1つのクロック周期に短縮し、従って、システムの動作を相当にスピードアップする。メステムの動作を相当にスピードアップする。メステムの動作を相当にスピードアップする。システムの動作を相当にスピードアップする。システムの動作を相当にスピードアップする。

第1 図は、マイクロプロセッサのセグメンテーション装置において本発明に従つて実効アドレスと、練形アドレスの双方の形成を並行して実行する回路をプロック練図の形式で示す。アドレス形成装置10は1対の加算器12及び14を含む。

ドレスと呼ばれるが、これは、実際には、セグメント基底アドレスで始まる特定のセグメントの内部における相対アドレスである。このいわゆる基底アドレスを、以下では、「相対基底アドレス」という。

加算器12は線形アドレス加算器と呼ばれる3入力加算器であり、加算器14は実効アドレス加算器と呼ばれる2入力加算器である。これらの加算器は、従来の技術で良く知られている原理に従つて構成されれば良い。詳細にいたは、線形アドレスの形成を有効に実行するのに適する3入力加算器は、1985年12月24日出版、1988年11月8日発行の米国特許第4783757号に示されている。

線形アドレス加算器12に対する入力は3つのラッテレジスタ15,18及び17から供給される。これらのレジスタは3つのマルチブレクサ20、21及び22からそれぞれ入力を受信する。マルチブレクサ20に対する入力は実効アドレス(BA)パスと、命令ポインタ(IP)パスと、システム「1」パスとを含む。実効アドレスパスは、実効アドレス加算器14の動作の結果得られた実効アドレスを搬送する。IPパスは、ポインタの位置から特定のアドレスを形成すべき場合に使用して良い命令ポインタのアドレスを搬送する。I

パスは、形成すべき特定のアドレスに応じて、インデッタスと相対基底アドレスの双方を搬送して も良い。 制御線 CSLA 及び ISLA の制御信号 に従つてマルチブレクサ2 Dにより選択された情 報はレジスタ15へ転送されてそとにラッチされ、 線形アドレスの形成に備える。

Iバスは「I」装置による制御の下で「D」装置からの情報を転送する。D装置(データ装置)は、ユーザーが視認できるデータを配憶するために使用される全てのレジスタを含む。I装置は、コンピュータシステムの様々な動作を実行するために、命令のコード流れをコンピュータの他の部分により使用されるべき復号命令語に変換するめきをする。さらに、I装置は、マイクロコードが創御を引継ぐ前に1つの命令について実行される動作を指示するために、様々な早期スタートマイクロ命令を順序付けする。Iバスに現われる情報は、システム命令復号装置により供給される創御信号に応答して提供される。

マルチプレクサ21は実効アドレスパス25。

か一方を要求すれば良く、また、レジスタ15が インデックスを保持し、レジスタ16は変位アド レスを保持すれば良い。実効アドレス加算器14 はレジスタ15及び16の3種類の情報を組合わ せて、最終的には実効アドレスパス25を介して 出力として提供される実効アドレスを形成する。

さらに、線形アドレス加算器12は、レジスタ 17に記憶されているセグメント基底アドレスを、 突効アドレスを構成するレジスタ15及び16の 3億級の情報に加算して、線形アドレスを形成す る。線形アドレス加算器12は特定のアドレスに 必要なそれらの要案に関する3つの入力を加算し て、線形アドレスパス27に出力を発生する。

尚、実効アドレスを形成するために、相対アドレスと、インデックスと、変位とがそれぞれ要求されるということは通常あり得ない。従つて、実効アドレス加解器14に供給される入力は2つだけである。実効アドレスの形状に3つの要素の金でが必要となることはほとんどないが、そのような場合には、実効アドレスの形成に2ステップブ

「R」バス及び K2 Q級から入力を受信する。突
効プドレスはBAバスに現われ、K2 Q線 には変
位が現われ、また、Bバスには相対基底アドレス
が現われると考えられる。システム制御装置から
の制御絵 CSLA 及び ISLA の制御信号に従つ
てマルチブレクサ21により選択される情報はレ
ジスタ16へ転送されてそとにラッチされ、練形
アドレスの形成に備える。同様にして、マルチプ
レクサ22はセグメンテーション装置の記述子キ
ヤッシュからセグメント基底アドレスを受信し、
その情報を制御機 CSLA 及び ISLA の制御信
号の制御の下にレジスタ17へ転送する。情報は
レジスタ17にラッチされて、線形アドレスの形
はに備える。

レジスタ15及び16の情報は譲形アドレス加算器12と実効アドレス加算器14の双方に供給される。この情報は完全な形の実効アドレスと、完全な形の譲形アドレスを形成するのに十分である。このように、先に挙げた相対遊底アドレスを保持するためにはレジスタ15又は16のいずれ

ロセスを使用する。この状況では、実効アドレス
加算器14において中間実効アドレスを形成し、
マルチプレクサ20又は21を介してそれをレジ
スタ15又は16へ戻す。その後、次のクロック
周期の間に、この中間実効アドレスを実効アドレスの残りの要素と組合せる。同様に、実効アドレスの3つの要素全でが必要である場合には、選択
されたレジスタに保持されている中間実効アドレスを、練形アドレス加算器12により、線形アドレスのその他の要素と組合せる。

また、限界違反又はアクセス権利違反が起こつ ているか否かを判定するために、セクメンテーション装置により実効アドレスパスをサンプリング することに注意すべきである。そのような違反の いずれかが起こつていた場合には、違反に対応す るために、システム割込みが発生される。

新2図は、第1図に示すプロック線図の動作に かける信号のシーケンスを示すタイミング図である。第2図は本発明の動作を理解する上で助けに なるはずである。第2図のタイミング図の最上部 にはいくつかのクロック周期が示されている。各クロック周期は正に向かり段階と、それに続く負に向かり段階と、それに続く負に向かり段階とに分割されている。メイミング図の左側に沿つて、動作が実行されているパイプラインの特定の段階が示されている。パイプラインの段階は2つの実行前段階であり、WBー段階はパイプラインの戻し替込み段階であり、Bー段階はパイプラインの戻し替込み段階であり、Bー段階はパイプラインの戻し替込み段階でとに、信号は関連する特定の命令を示す番号により扱われている。そのため、それぞれの信号が適用される命令を容易に確定できる。

第1のクロック周期の解2の段階の間に、第1 の命令に関する線形アドレスの形成を開始するために、信号ISLA[1]が「I」装置からISLA 制御線によつて送信される。ISLA[1]信号は 早期スタートアドレス形成制御信号であり、本質 的には、レジスタ15,16及び17にラッチされるべきパスと、それらのパスがレジスタにラッ

ント基底アドレスと、限界と、アクセス権利とを 保持していることになる。

第1の線形アドレスに関する信号IESSEG[
1]は、第1の線形アドレスの形成に必要である
セグメント基底アドレス及びその他の情報を求め
て、記述子やヤッシュをアクセスする。従つて、
第2のクロック周期の第1の段階では、線形アド
レス及び実効アドレスの形成に必要を情報がセグ
メンテーション装置のレジスタ15,16及び17
にラッチされる。

第2のクロック周期の第2の設階に入ると、線形アドレス加算器12は必要な加算を実行する。 第2のクロック周期の第2の設階では、信号 GS BR [1] が線形アドレスパス27に線形アドレスを発生させる。信号 GSBR[1] は、発生されるアドレスの種類を製示するために使用される。 すなわち、動作の第1の実行前段階D1と、第2の実行前段階D2とにおいては、線形アドレス加算器12の入力増子に線形アドレスの構成要素がラッチされ、さらに、線形アドレスパス21を介 チされるべき時点とを規定する復号命令である。 第1のクロック周期の同じ第2の段階で、別の制 御信号 IESSEG [1] が「I」装置によりセク メンテーション装置に供給される。I 装置から供 治されるとの制御信号 IESSEG [1] は、 セグ メント 基底 アドレスの うち使用すべき 特定の 1 つ を表わす。

以上説明したシステムにおいてメモリ管理のセクメンテーションプロセスを実現する場合、各セクメントは、その特定のセクメントのセグメントを選する全てのアクセス権利と、セクメントが先に費込まれているかで関する情報とを含むセクメントのも4ビット配述子を提供しているととが失いた通りである。特定の1つのセグメントを処理するに当たり、ロードでもかンテーションを置内の記述子ャッシュにロードする。チャッシュの中に、処理すべきセクメントのセグメ

して出力端子まで供給されていることがわかるで あろう。

同じクロック周期の間に、これらの制御信号は、実効アドレス加算器14により、レジスタ15及び16に配債されている同じ情報を使用して、実効アドレスを発生させると共に、実効アドレス加算器14の出力を実効アドレスパス25を介して供給させる。パイブラインの実行段階である第3のクロック周期に入ると、セグメンテーションを優は、アクセス遠反と、発生後、実効アドレスパス25に現われた実効アドレスについて、遠反検査は、セグメンテーション装置の遠反検査を実行する。第3のクロック周期にかいて、遠反検査は、セグメンテーション装置の遠反検査を実行する。第3のクロック周期にかいて、遠反検査は、セグメンテーション装置の遠反検査を実行する。第3の方が発生した場合には割込み信号を発生できるような形で実行される。

第2のクロック周期の第2の段階で、D-2段 階において第1の命令に対し線形アドレスが計算 されている時点で、システムのI接置から供給さ れた信号 ISLA (2) 及び信号 IESSEG (2) により、第2の命令が開始されている。第1の融形アドレスを形成させた第1の命令のときに供給された信号と同様に、ISLA[2]信号は、データをレジスタ15,18及び17に供給すべきバスと、供給の時点とを規定する早期スタートアドレス情報信号である。信号IESSEG[2]は、アドレスを形成するに殴して使用されるべきセグメント基底アドレスを扱わす。従つて、第1の線形アドレスが形成され、線形アドレスパス27に出力として供給されている間に、第2のアドレスの要素はレジスタ15,18及び17にラッチされていることになる。

次に、第3のクロック周期の第1の段階の間には、第1の線形アドレスについての違反検査が実行されているのであるが、第2の段階に入ると、第2の命令の第1の部分に関するパスサイクルの種類を表わす信号GBBR[2-1]が供給される。とこで説明する第2の命令は、完全に実行するのに4つのクロックパルスを必要とする命令である。そのよりな命令は、たとえば、特定のセグメント

とを規定する(信号 ISLA に類似する) 信号である。従つて、第2の命令に関して発生された第1の額形アドレスについてセグメンテーション遠反検査が実行されている第4のクロック周期の間には、線形アドレス加算器12による第2の命令の第2の線形アドレスと、実効アドレス加算器14による第2の実効アドレスの発生に先立つて、レジスタにかいては次の線形アドレスの構成要素がセットアップされている。

第5のクロック周期の第1の設階の間には、第2の命令の第2のアドレスに関して利用すべき特定のバスを指定するために、GSBR(2-2) 信号が供給される。この後、第5のクロック周期の第2の段階では、第2の機形アドレスを実際に発生する。また、第5のクロック周期の第1の段階の間に、該当するセグメントにおける特定のアドレス形成情報を指定するために、第2の命令により発生されるべき第3の線形アドレスに関するアドレス情報制料信号CSLA[2-3]と、第2の命令の同じ機形アドレスに関する信号 DCIMD[2

の6 4 ビット記述子をレジスタにロードする前述 のようなロードDS命令であつても良いであろう。 とのような命令は、それが処理しなければならな い情報の長さの関係上、アクセスするのにいくつ かのアドレスを必要とし、従つて、実行するため にいくつかのクロックバルスを必要とする。

第3のクロック周期の第2の段階では、先の命令アドレスについてセグメンテーション途反検査が実行されている一方で、線形アドレス加算器12は第2の命令の第1の線形アドレスを発生し、線形アドレスパス27を介して供給する。第4のクロック周期に入ると、パイプラインの実行段階で、第2の命令の第1のアドレスについて違反検査が実行される。第4のクロック周期の第1の段階では、システムの制御装置と、システムのD装置とにより信号CSLA [2-2]及び信号 DCIMD [2-2]が供給される。信号CSLAは、第2の命令により発生されるべき第2のアドレスについて、レジスメ15,16及び17にラッチすべき時定のパスと、それらのパスをラッチすべき時点

-3] も発生される。

第6のクロック周期の第1の段階では、信号 GSBR [2-3] によりパス仕様を指定し、第6 のクロック周期の第2の段階では、第2の命令の 第3の線形アドレスを発生する。第6のクロック 周期の第1の段階においては、第2の線形アドレ スに関する検査も実行される。

最後に、第7のクロック周期の第1の段階では、 第2の命令の第3の線形アドレスに関するセグメ ンテーション違反検査が実行される。

このシステムは第3のクロック周期の実行段階で発生された第1の線形アドレスに関するセグメンテーション遠反検査を実行し、第4のクロック 展期では第2の線形アドレスを完成する第2の線形アドレスのセグメンテーション遠反検査を実行し、第6のクロック 周期では第2の命令について第3の線形アドレスの実行を完成するセグメンテーション遠反検査を実行

することが認められるであるう。 従つて、本発明 のシステムの動作中、クロック時間ごとにシステ ムにより1つの顔形アドレスが供給されるといつ ても良い。 このような構成により、システムの動 作をかなりスピードアップすることができるので、 特定の期間中に処理しうる命令の数は答しく多く なる。

以上、好ましい一実施例により本発明を説明したが、本発明の感旨から逸脱せずに、説明した発明に対して数多くの変形を実施できることは当業者には明白であろう。従つて、本発明は特許請求の範囲により詳細に規定されるものと考慮されるべきであるととが理解されるであろう。


4. 図面の簡単な説明

第1図は、本発明に従つて構成されたアドレス 発生装置を示すブロック練図、第2図は、本発明 の動作を示す上で有用なタイミング図である。

12・・・線形アドレス加算器、14・・・ ・実効アドレス加算器、15,16,17・・・ ・レジスタ、20,21,22・・・・マルチブ レクサご

特許出頭人 インテル・コーポレーション

代理人山川政樹



学 1070×7 11) ISLA [1]	7-207077 [2]	*1972+7	¥+97007	第5のプロップ		
多数分子以及 研究。 10月 4年 在3年62 [1]	E\$ 8€0 [2]	(3) ISLA (3) IESSEG (3)	[3]	(31)	¥697377 3]	\$707077 [4]
	(1) 68R (1) LAN _ > AN # ***	[2] GSBR [2-1] LA(2-1] >				[cj
		セバンテーション 連及政金	CSLA [2-2] DCIMD [2-2]	52MQ [5-3] C2FW [5-5] FW [5-5] C28H [5-5]	[2] GSSR [2-3] LA [2-3] LA[3-2] エフドン・デンタン 連兵投資	Z LA[ユー] ln フルスのE(X) テーンコン 上尺校立
		1人が第末が LATT工程を分	LA対象の LATTX解析 [1] LAUIn note セガンテーション 達反攻を	LA打算表は 12 12 12 12 14 15	A対策をは 19 12 12 12 12 12 12 12	1 1 2 2 2 2 2 2 2 2